高品質GaN MOS構造形成技術

2021/07/08 15:33 By Tech Manage

GaOx層挿入により絶縁膜界面の電気的欠陥を低減

Advantages

  • 電力変換効率と信頼性に優れたMOS型GaNパワーデバイスの実現
  • 特許成立済み(後述)

Background and Technology

 窒化ガリウム (GaN) 基板と絶縁膜との界面にGaOx界面層を有したMOS構造を特徴とする高品質GaNデバイスの作製方法。
GaN MOSデバイスではSiO2をはじめとする堆積絶縁膜の利用が想定されるが、当該手法はSiO2絶縁膜に限定されるものではない。


 まず、絶縁膜/GaOx/GaN構造の作製においては、事前にGaN表面にGaOx界面層を形成した後に適切な絶縁膜を堆積してもよいが、絶縁膜をGaNに直接堆積後に熱処理を施してGaOx界面層を成長させることも可能である。
さらに、絶縁膜堆積の初期条件を適切に設定する事で、堆積初期のGaN表面の酸化によって、自発的にGaOx界面層が挿入される場合もある。
このようにして得られたGaN MOSデバイスは、界面電気特性に優れ、デバイスの電力変換効率と信頼性に優れた以下の応用展開が期待される。


  1. 横型のMOS型高電子移動度トランジスタ(High Electron Mobility Transistor;HEMT)
  2. Normally-Off縦型GaN MOSFET

 SiCと同様に高耐圧高温動作に優れているGaNは、高周波特性にも優れていることから、移動体通信基地局用のパワーデバイス等としての応用が見込まれている。
ただし、現状では素子性能や長期信頼性に優れたMOS型GaNパワーデバイスは実用化には至っていない。その理由の一つとして、絶縁膜/GaN構造の界面特性の劣化が問題となっている。
また、近年の自立GaN基板製造技術の発展により、SiCと同様の縦型GaN MOSFETへの応用も検討されており、これらについても高品質GaN MOS界面の実現が共通課題となっている。

 発明者らは、絶縁膜/GaN基板界面の構造解析と界面反応評価を通じて、界面構造とMOSデバイスの電気特性との関係を調べてきた。
本発明は、これらの知見に基づいてなされた戦略的イノベーション創造プログラム(SIP:2014-2018)「次世代パワーエレクトロニクス」での研究成果であり、現在も文部科学省課題として研究開発を継続中である。

Data

  • 自立GaN基板表面を、大気圧の酸素雰囲気下、800、900および1000℃で熱酸化し、形成される酸化物表面層をAFM観察したところ、800℃、900℃では数nm厚のGaOx層がほぼ均一に形成されていることを確認した。 この表面酸化層上にSiO2絶縁膜を堆積してMOSキャパシタを作製し、C-V特性を評価したところMOS界面の欠陥準位密度の低減が確認された。
  • 自立GaN基板上にプラズマCVD法を用いてSiO2絶縁膜を堆積する際、堆積初期の段階でGaN表面が酸素ラジカルに暴露される事で表面酸化層が形成される。 その結果、GaOx界面層を有したGaN MOS構造が自動的に形成され、GaN基板表面の事前の酸化で形成したGaOx界面層と同様に、MOS界面欠陥の低減が可能である事が確認された。

Expectations

 テックマネッジ株式会社では、大阪大学からの委託により、本発明のライセンス導入による製品化・実用化をご検討いただける企業様を探しています。本発明に関し、発明者との面談も可能です。ご希望等ございましたら何なりとお尋ねください。
 また、大阪大学との秘密保持契約締結による未公開データ等の開示の他、本発明者らとの共同研究や、一定期間における独占的または非独占的な評価のほか、実施許諾の優先交渉権等のオプション設定についてご検討いただくことも可能です。

Publications

    • T. Yamada et al. and H. Watanabe, “Improved interface properties of GaN-based metal-oxide-semiconductor devices with thin Ga-oxide interlayers.” Appl. Phys. Lett. 110, 261603 (2017) 
      https://doi.org/10.1063/1.4990689
    • T. Yamada et al. and H. Watanabe, “Control of Ga-oxide interlayer growth and Ga diffusion in SiO2/GaN stacks for high-quality GaN-based metal–oxide–semiconductor devices with improved gate dielectric reliability.” Appl. Phys. Express 11, 015701 (2018) 
      https://doi.org/10.7567/APEX.11.015701
    • T. Yamada et al. and H. Watanabe, “Controlled oxide interlayer for improving reliability of SiO2/GaN MOS devices.” Jpn. J. Appl. Phys. 58, SCCD06 (2018) 
      https://doi.org/10.7567/1347-4065/ab09e0
    など

Patents

日本特許6245593号
米国特許10,103,232  (いずれも大阪大学からライセンス可能)

Researchers

渡部 平司 教授 (大阪大学 工学研究科 物理学系専攻) ほか

以下のフォームからお問い合わせください